JEDEC是负责定义RAM存储器标准的组织。他们有些迟了，但我们终于有了新的DDR5 SDRAM标准的正式规格。与当前DDR4相比，新标准极大地改善了某些功能。

在最近发布的官方公告中，该协会声称，新规范将为开发人员提供比当前标准高两倍的性能，并降低功耗。为了实现这一点，我们对DDR5存储器的内部架构进行了重大改进，下面我们来看一些。
 

将DDR5设计为标准的主要目标之一是在不降低高速通道效率的情况下实现性能扩展。为了实现这一目标，芯片的最大密度已经提高了三倍，达到64 GB。突发长度已加倍到BL16，因此存储体计数也从16增加到32。每个DIMM处理两个32位内存通道，而不是一个64位内存。结果?每个通道和两个独立子通道的效率更高，以确保除效率外的可靠性。

最显着的改进还凸显了一个事实，即现在通过集成稳压器来调节能耗需求。以前，它们位于主板上，而不位于内存本身中。由于新的DDR5标准允许原则上整合稳压器，因此我们应该在母板中得到简化。现在，新的DDR5消耗1.1伏，而DDR4消耗1.2伏。
 

如果我们达到它们所能达到的最大数据速度，则DDR5达到6.4 Gbps，实际上是DDR4的两倍。当然，它们表明最初的模块将以4.8 Gbps的限制进入市场。

预计首批具有DDR5规格的消费类产品将于2021年问世。但是，当然，这将始终取决于制造商决定如何适应并押注它。目前，JEDEC联盟由该领域300多家公司的代表组成，这些公司原则上对适应新技术感兴趣。
 

DDR5旨在成为下一代RAM，即未来几年的RAM。一旦到达，我们将不得不看到实践中有哪些改进，而不仅仅是纸上谈兵。尽管正如JEDEC指出的那样，但在设计时也考虑了云计算和人工智能行业。