台积电(TSMC)是全球最大的独立代工厂，采用苹果，高通和华为等公司的芯片设计，并生产最终产品。无论哪家客户台积电为其组装芯片，一个方程式都保持不变。芯片内的晶体管越多，它的功率和能效就越高。
 

代工厂所使用的工艺节点与适合于特定空间(例如平方毫米)的晶体管数量有关。例如，当前使用7纳米工艺生产的芯片(例如Apple的A13 Bionic，高通公司的Snapdragon 865移动平台和华为的麒麟990 5G芯片组)的晶体管密度约为每平方毫米1亿个晶体管。这样一来，苹果公司就可以在每个A13 Bionic SoC中填充85亿个晶体管。今年下线的新5nm芯片每平方毫米将有1.713亿个晶体管，这将使5nm A14 Bionic里面包含150亿个晶体管。新芯片的性能将提高10-15%，而能耗将下降25%-30%。
 

台积电的3nm芯片将具有每平方毫米近3亿个晶体管的晶体管密度

摩尔共同定律是英特尔联合创始人戈登·摩尔(Gordon Moore)于1960年代做出的一项观察，最初要求晶体管密度每年增加一倍。在1970年代，他每隔一天修改一次。许多人呼吁废除“法律”，特别是密度如此之高的法案。摩尔定律尚未得到严格遵守，但观测的一般概念仍然成立。

随着工艺节点的下降，芯片的晶体管密度不断提高
 

目前，台积电和三星正在竞相完善生产3nm芯片的设施。最近，两家铸造厂都注意到，冠状病毒的爆发正在推迟他们对该流程节点的时间表。根据WikiChip，台积电的3nm芯片将使性能提高5%，而能耗却减少15%。晶体管密度将增加1.7，达到每平方毫米3亿个晶体管。惊人。台积电预计将在2021年开始冒险生产3nm芯片。这些订单来自愿意购买芯片而未经过全面测试的客户。批量生产将从2022年下半年开始，第二年可能开始批量生产。最近的一份报告指出，由于当前的危机，三星正将其3纳米的量产从2021年推迟到2022年。

台积电和三星正在采用不同的3nm方法。前者正在使用3nm的FinFET晶体管。FinFET设计有助于控制电路中电流和电压的流动。三星准备将FinFET用于MBCFET(多桥通道FET，多桥通道场效应管)技术。与目前使用的当前7nm芯片相比，三星的3nm芯片将使性能提高35%，而能耗降低50%。MBCFET使用了一种称为Gate All Around(GAA)的​​新技术，可使晶体管更小，功能更强大。一位顾问表示，“三星在GAA方面比台积电领先12个月。英特尔可能比三星落后两到三年。”三星晶圆代工营销副总裁Ryan Lee说：“各地的门将标志着我们晶圆代工业务的新时代。

但是，在我们梦想实现3nm之前，将在今年晚些时候发布运行在5nm芯片上的设备。如果一切按计划进行，2020年5G苹果iPhone 12系列将是首批使用5nm芯片组的智能手机。这些设备应在9月发布，并在10月或11月发布。首款采用5nm芯片的Android手机将是Huawei Mate 40系列(尽管它没有Google移动服务)。